미세공정 한계 뚫을 '이것'…TSMC vs 인텔 vs 삼성, '패키징' 삼국지

성능 극대화 위한 핵심기술
패키징 시장 매년 5% 성장세 이어갈 듯

[아시아경제 한예주 기자] 설계와 위탁생산, 후공정으로 이뤄지는 반도체 생태계에서 '패키징'의 중요성이 점점 커지고 있다. 아주 세밀한 회로로 성능을 높이는 미세공정이 한계에 다다르자 글로벌 반도체 업체들은 패키징을 제품 차별화 전략으로 내세우는 중이다. 대만 TSMC와 미국 인텔 등은 이미 수조원대의 투자를 진행했다. 파운드리 사업 강화에 사활을 걸고 있는 삼성전자 역시 패키징 생산능력을 늘리기 위한 투자 계획을 세우고 있다.

20일 업계에 따르면 최근 글로벌 반도체 업체들은 패키징 공정에 주목하고 있다.

패키징은 쉽게 말해 반도체를 여러 개 쌓거나 묶는 것을 뜻한다. 과거에는 단순히 회로 보호를 위해 포장하는 일을 의미했지만, 지금은 가장 조명받는 핵심 기술로 떠올랐다. 반도체 미세공정의 한계로 반도체 성능 향상 폭이 제한되다 보니, 여러 개를 함께 사용해 성능을 극대화하는 방법이 대안으로 주목받게 된 것이다. 현재 3나노까지 올라선 미세공정의 단위를 올릴 때마다 수조원의 막대한 투자 비용을 감내해야 하는 것도 패키징 기술이 중요해진 배경이다.

고성능 반도체 수요가 늘고 있는 점도 패키징 분야 투자가 확대되는 이유 중 하나다. 구글과 아마존 등 서비스 플랫폼을 가진 빅테크들은 서비스에 최적화한 맞춤형 칩을 필요로 하고, 직접 설계에도 뛰어들었다. 위탁생산을 맡는 파운드리 업체로선 서로 다른 칩들을 묶어 성능을 높이는 패키징 역량을 갖춘 곳이 판도를 흔들 기회를 잡는 셈이다.

패키징에서 가장 앞선 기술을 선보이고 있는 곳은 단연 파운드리 업계 1위 대만 TSMC다. TSMC는 지난 2012년 칩 온 웨이퍼 온 기술을 통해 4개의 칩을 통합하는 기술을 선보였다. TSMC는 완성된 반도체를 연결하는 것이 아닌 웨이퍼에 회로를 그리는 전공정 단계에서부터 패키징 기술을 적용하는 방식을 취하고 있다. 반도체 제작과 패키징을 동시에 하기 때문에 별도의 기판이 필요 없다는 장점이 있다. 이를 통해 경쟁사 대비 패키지 두께를 20% 얇게 만들 수 있고, 전력 손실도 10% 줄였다. 속도는 20% 개선했다.

대만 남부에는 새로 반도체 패키징 공장을 짓고 있다. 이 공장은 현재 TSMC의 주력 반도체인 5나노(nm·10억분의 1m)를 주로 맡을 것으로 보인다. 새 공장은 TSMC의 대만 내 여섯 번째 패키징 공장이다. 이미 4개의 공장을 운영 중에 있고, 한 곳의 공장을 북부 과학단지에 짓고 있다. 높은 패키징 기술력을 갖고 있는 일본과의 접점을 늘리고 있기도 하다. 일본 이바라키현 산업·기술종합연구소 내에 370억엔(약 4000억원)을 들여 패키징 연구개발(R&D)센터를 짓는다. 이곳에서 TSMC는 반도체 3개를 쌓아 올리는 3차원(3D) 집적회로(IC)의 재료연구를 수행할 예정이다.

인텔은 첨단 패키징 사업 부문에 투자를 가장 활발히 하는 기업으로 꼽힌다. 인텔은 올해 첨단 패키징 설비에만 47억5000만달러(약 6조원)를 투자할 계획이며, 지난해에는 35억달러(약 4조원)를 투자했다. 인텔과 TSMC의 패키징 설비 투자 규모는 전 세계의 60% 수준에 해당되는 것으로 추정된다.

후공정 처리를 비롯한 생태계가 비교적 활성화되지 않았다는 평가를 받는 삼성전자도 최근 패키징 투자에 힘을 쏟고 있다. 현재 삼성전자는 로직 반도체와 고대역폭메모리(HBM)를 평평한 판 위에 얹는 2.5차원(2.5D) 패키지, 최신 극자외선(EUV) 공정으로 만든 로직 집적회로(다이) 위에 메모리(SRAM)를 올리는 3D(엑스큐브) 패키징 기술을 보유하고 있다. 이와 함께 고객사 맞춤형 초고성능 메모리를 엑스큐브 패키징에 결합하는 3.5D 패키징 공정도 소개하고 있다.

삼성전자는 올해 들어 충남 천안 패키징 라인 투자를 늘리면서 패키징 생산능력 확대에 속도를 내고 있다. 현재 삼성전자의 패키징 전용 생산라인은 충남 온양과 천안, 중국 쑤저우 등 총 세 곳에서 운영 중이다. 삼성전자 DS(반도체) 부문은 최근 조직 개편을 통해 '어드밴스드 패키지팀'을 신설하기도 했다. 패키징 기술을 연구하는 전문 조직인 셈이다. 지난 6월 태스크포스(TF) 형식으로 먼저 꾸려졌는데, 관련 분야의 중요성이 커지면서 이번 개편에서 정식 팀으로 승격됐다. 박철민 메모리사업부 상무가 책임을 맡았다.

반도체 패키징 시장 규모는 매년 5%씩 성장하면서 반도체 시장의 미래 먹거리로 떠오르는 중이다. 시장조사업체 가트너는 전 세계 패키징 시장은 지난 2020년 488억달러(약 55조원)에서 2021년 512억달러(약 57조원)를 거쳐 오는 2023년 574억달러(약 64조원)를 기록할 것으로 예상했다. 향후 1나노 기술이 본격화되기 위해 패키징 기술이 더욱 주목받을 것이란 전망도 나온다. 업계 한 관계자는 "2나노 공정 이하 첨단 반도체 칩 제작에는 3D 패키징 등의 신기술 개발이 필수"라며 "향후 5년간 이 같은 기술 확보를 위한 치열한 경쟁이 벌어질 것으로 보인다"고 말했다.

한예주 기자 dpwngks@asiae.co.kr