삼성, 인텔·TSMC와 '동맹'…칩 패키징 표준 마련에 협력(종합)

협력 컨소시엄에 AMD, 퀄컴, ARM 등도 참여

[아시아경제 박선미 기자] 삼성전자가 인텔, TSMC 등 글로벌 반도체기업들과 손잡고 칩 패키징 표준 제정 마련에 나선다. 반도체산업 육성을 위해 세계 각국 정부가 경쟁력 약점을 보완할 수 있도록 업계 간 협력을 장려하고 있는 가운데 이해관계만 맞으면 ‘적과의 동침’도 마다하지 않는 동맹전선 구축이 더욱 가속화되는 분위기다.

4일 업계에 따르면 삼성전자는 미국 인텔, 대만 TSMC 등과 차세대 칩 패키징 산업표준 마련을 위해 협력하기로 했다. 반도체 공정의 가장 마지막 단계에 필요한 칩 패키징 및 적층 기술과 관련해 협력을 위한 컨소시엄을 구성할 계획이다. 컨소시엄에는 글로벌 팹리스(반도체 설계회사) 업체인 AMD·퀄컴·ARM, 기술기업인 구글클라우드·메타·마이크로소프트 등도 참여한다.

새롭게 구성되는 컨소시엄은 ‘UCIe’로 불리는 단일화된 칩 패키징 표준을 만들어 새로운 생태계를 조성하고 칩 패키징 및 적층 부문에서 기업들 간 협업을 촉진하는 것을 목표로 하고 있다.

세계 최고 반도체 업체들과 기술기업들의 이례적인 협력은 현재 반도체업계가 칩 패키징·적층 기술을 얼마나 중요하게 생각하는 지를 여실히 보여준다.

후공정에 속하는 칩 패키징 기술은 난이도와 성능 개선 기여도가 전공정 대비 상대적으로 낮아 그동안 칩 제조 자체보다 덜 중요하고 기술적으로 덜 까다로운 것으로 간주됐었다. 지금까지의 반도체 개발 역시 한정된 칩 면적에 성능을 좌지우지하는 트랜지스터를 더 많이 집적하는 방법에만 초점을 맞춰왔다.

하지만 최근 삼성을 비롯한 반도체 기업들은 더욱 강력한 성능을 가진 칩을 생산하기 위해 후공정 기술에도 힘을 쏟고 있는 분위기다. 후공정으로도 큰 폭의 반도체 성능 개선이 가능해졌기 때문이다.

트렌지스터 사이 전자 이동 거리가 짧을수록 반도체 속도가 빨라지기 때문에 파운드리 기업들은 트렌지스터 사이의 공간을 좁히는데 집중하는 추세다. 다양한 기능을 가진 작은 칩들을 어떻게 가장 효율적으로 패키징하고 적층하느냐가 중요해진 셈이다.

삼성전자도 업계 간 협력이 반가울 수 밖에 없다. 삼성 관계자는 "업계 간 협력을 통해 칩 패키징 표준이 마련되면 서로 다른 종류의 칩들을 조금 더 효율적으로 결합할 수 있는 길이 열린다"면서 "더욱 강력한 칩 시스템을 만들 수 있다"고 말했다.

세계 각국 반도체 약점 극복 위해 적과의 동침 선택

이러한 움직임은 반도체산업을 더 키우려는 세계 각국 정부가 반도체 경쟁력 약점을 보완할 수 있도록 반도체 업계 간 협력을 장려하고 있는 분위기와도 맞물린다.

예컨대 미국은 반도체 설계, 장비 등 강점을 활용해 전세계 반도체 시장을 주도하고 있으면서도 약점으로 꼽히고 있는 생산 부문을 보완하기 위해 막대한 정부 지원으로 TSMC, 삼성전자 등의 파운드리 팹을 유치하고 있다.

신한금융투자 반도체 보고서에 따르면 생산이 취약한 일본과 장비·소재 분야가 약한 대만도 서로의 약점을 보완하기 위해 정부 차원의 협력을 시작한 상태다. TSMC는 올해 일본에 새로운 반도체 팹을 건설하겠다는 입장을 밝혔다. 일본 정부는 TSMC의 이바라키현 반도체 연구개발(R&D) 거점 조성에 190억엔의 보조금을 지원할 예정이다. TSMC는 R&D 거점에서 일본 소재, 부품, 장비 업체들과 협업할 예정이며 후공정 연구에 주력할 계획이다.

마이크론도 일본 히로시마에 메모리 팹 건설을 검토 중이다. 일본 정부는 TSMC와 마이크론에 투자금액의 일부를 보조금으로 지원할 것을 검토하고 있는 것으로 알려졌다.

최도연·고영민·남궁현 신한금융투자 연구원은 "한국도 삼성전자, SK하이닉스를 중심으로 메모리반도체 생산 부문에서 강점을 가진 것은 사실이지만 생산 쏠림 현상이 강하고 비메모리분야와 나머지 설계, 장비, 소재·부품, 후공정 등 분야에 약점이 있다"며 "이를 보완해줄 전략적 협력 파트너를 찾는게 필요하다"고 진단했다.