최서윤기자
삼성전자는 31일 3분기 실적 발표 콘퍼런스콜에서 "파운드리 2㎚(나노미터·10억분의 1m) 공정 개발 현황과 수주 전망에 대해 "당사 2㎚ GAA 공정은 모바일과 HPC 응용에 최적화된 플랫폼 기술로 개발 중"이라며 "공정 성숙도 개선과 IP 포트폴리오 확대를 통해 2025년 제품 양산을 목표로 개발하고 있다"고 밝혔다.
삼성전자는 "현재 주요 고객사에서 당사 2㎚ GAA PDK 및 설계 인프라를 이용해 고객 제품화를 염두에 둔 성능 파워 면적을 평가하고 있다"며 "특정 고객의 경우 MPW(한 웨이퍼에 여러 업체의 설계를 동시에 올려 테스트하는 방식)를 통해 제품에 들어가는 주요 IP 및 실리콘 특성을 평가 중"이라고 했다.
그러면서 "2㎚ GAA의 추가적인 경쟁력 확보를 위해 공정과 설계 기술을 개발하고 있으며 백사이드 PDM 오토모티브 기술을 추가로 개발하고 있다"고 했다.
삼성전자 서초사옥. 사진=강진형 기자aymsdream@