이창환기자
삼성전자가 업계 최초로 7나노 극자외선(EUV) 시스템반도체에 3차원 적층 패키지 기술인 '엑스-큐브(X-Cube)'를 적용한 테스트칩 생산에 성공했다고 13일 밝혔다.<br /> 왼쪽이 기존 시스템반도체의 평면 설계이며 오른쪽이 삼성전자의 3차원 적층 기술 'X-Cube'를 적용한 시스템반도체 설계다.
[아시아경제 이창환 기자] 삼성전자가 파운드리(반도체 위탁생산) 분야에서 세계 최초로 3차원 적층 패키지 기술을 적용한 반도체 생산에 성공했다.
이는 고성능 시스템반도체의 경쟁력을 높일 수 있는 핵심 기술로, 삼성전자는 이를 바탕으로 경쟁사와의 기술 초격차를 확대하고 2030년까지 시스템반도체 1위를 달성하겠다는 전략을 세웠다.
삼성전자는 7나노 극자외선(EUV) 시스템반도체에 3차원 적층 패키지 기술인 '엑스-큐브(X-Cube)'를 적용한 테스트칩 생산에 성공했다고 13일 밝혔다. 엑스-큐브는 전 공정을 마친 웨이퍼 상태의 칩을 위로 얇게 적층해 하나의 반도체로 만드는 기술이다.
시스템반도체는 일반적으로 중앙처리장치(CPU)와 그래픽처리장치(GPU) 등의 역할을 하는 로직 부분과 캐시메모리(Cache memory) 역할을 하는 S램 부분을 하나의 칩에 평면으로 나란히 배치해 설계한다. 캐시메모리는 자주 하는 작업이나 동작을 저장해두는 임시 기억 공간으로 주 기억 장치인 D램을 통하지 않고서 빠른 작업을 가능하게 한다.
엑스-큐브 기술은 로직과 S램을 단독으로 설계, 생산해 위로 적층하기 때문에 전체 칩 면적을 줄이면서 고용량 메모리 솔루션을 장착할 수 있어 고객의 설계 자유도를 높일 수 있다.
3차원 적층 기술은 TSMC 등 경쟁사에서 이론만 공개했을 뿐 아직 실제로 구현하지 못했는데 이번에 삼성전자가 세계 최초로 이 기술을 적용한 반도체 양산에 성공했다.
또 엑스-큐브를 적용하면 실리콘관통전극(TSV) 기술을 통해 시스템반도체의 데이터 처리 속도를 획기적으로 향상시킬 수 있고 전력 효율도 높일 수 있다. TSV(Through Silicon Via)는 와이어를 이용해 칩을 연결하는 대신 칩에 미세한 구멍을 뚫어 상단 칩과 하단 칩을 전극으로 연결하는 패키징 기술로 속도와 소비전력을 크게 개선할 수 있다.
삼성전자는 3차원 적층 기술의 핵심 요소인 TSV 기술을 적용한 메모리(D램)와 시스템반도체(이미지센서)를 기존에 양산한 바 있다. 이 밖에도 이 기술을 사용하면 위아래 칩의 데이터 통신 채널을 고객 설계에 따라 자유자재로 확장할 수 있고 신호 전송 경로 또한 최소화해 데이터 처리 속도를 극대화할 수 있다는 장점이 있다.
이 기술은 슈퍼컴퓨터와 인공지능(AI), 5G 통신 등 고성능 시스템반도체를 요구하는 분야는 물론 스마트폰과 웨어러블(착용 가능한) 기기의 경쟁력을 높일 수 있는 핵심 기술로 활용될 것으로 예상된다.
특히 글로벌 팹리스 고객은 삼성전자가 제공하는 엑스-큐브 설계방법론(Design Methodology)과 설계툴(Design Flow)을 활용해 EUV 기술 기반 5ㆍ7나노 공정 칩 개발을 바로 시작할 수 있다.
이들은 이미 검증된 바 있는 삼성전자의 양산 인프라를 이용할 수 있기 때문에 개발 오류를 빠르게 확인하며 칩 개발 기간을 줄일 수 있다는 것이 회사 측의 설명이다.
강문수 삼성전자 파운드리사업부 마켓전략팀 전무는 "EUV 장비가 적용된 첨단 공정에서도 TSV 기술을 안정적으로 구현해냈다"며 "삼성전자는 반도체 성능 한계 극복을 위한 기술을 지속해서 혁신해나가겠다"고 밝혔다.
이창환 기자 goldfish@asiae.co.kr<ⓒ경제를 보는 눈, 세계를 보는 창 아시아경제(www.asiae.co.kr) 무단전재 배포금지>